[디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Adder 설계
[디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Adder 설계
디지털 회로설계
1. 제목 : 1-Bit Full Adder를 통한 4-Bit Full Adder 설계
2. 개요 :
1) 목적 : 1-bit full adder를 통한 4-bit full adder를 설계하여 adder에 대한 이해도를 높인다. N-bit adder로 확장하는 방식을 익혀 계층구조를 이해하고 VHDL의 PORT MAP 사용법을 익힌다.
2) 방법 :
[1-bit adder]
(1) 1 bit adder의 truth table을 구하고 카르노맵을 이용하여 minimization한다.
(2) 최소화한 식으로 1-bit adder을 VHDL 언어로 설계한다. 이때 입력은 x와 y이며 출력은 s와 반올림 되는 수 c(캐리어)이다.
(3) 1-bit adder의 waveform을 출력한다.
[adder_package]
(4) 1bit adder를 package에 위치시키도록 VHDL언어로 로 설계한다.
[4-bit adder]
(5) 4 bit의 벡터 x, y와 carry in을 입력으로 갖고 4 bit의 벡터 s와 carry out을 출력으로하는 4 bit adder을 1bit adder 4개를 통해 설계한다.
(6) 설계한 4-bit full adder를 임의의 x, y 값을 입력하여 waveform을 출력한다.
3. 이론
(1) Half Adder
단지 2 bit의 덧셈을 구현하는 회로를 half adder이라고 한다. 2진수 덧셈은 사용되는 각 자리의 값들이 0 또는 1을 갖는다. 두개의 1 bit 수에 대한 덧셈은 4개의 가능한 조합이 있는데 결과를 표현하기위해서는 더하는 값들보다 1자릿수가 높은 bit, 즉 2 bit가 필요하다. x와 y가 모두 1일 경우 반올림 되는 carry 값을 표현해야 하기 때문이다.
(2) Full Adder
....
1. 제목 : 1-Bit Full Adder를 통한 4-Bit Full Adder 설계
2. 개요 :
1) 목적 : 1-bit full adder를 통한 4-bit full adder를 설계하여 adder에 대한 이해도를 높인다. N-bit adder로 확장하는 방식을 익혀 계층구조를 이해하고 VHDL의 PORT MAP 사용법을 익힌다.
2) 방법 :
[1-bit adder]
(1) 1 bit adder의 truth table을 구하고 카르노맵을 이용하여 minimization한다.
(2) 최소화한 식으로 1-bit adder을 VHDL 언어로 설계한다. 이때 입력은 x와 y이며 출력은 s와 반올림 되는 수 c(캐리어)이다.
(3) 1-bit adder의 waveform을 출력한다.
[adder_package]
(4) 1bit adder를 package에 위치시키도록 VHDL언어로 로 설계한다.
[4-bit adder]
(5) 4 bit의 벡터 x, y와 carry in을 입력으로 갖고 4 bit의 벡터 s와 carry out을 출력으로하는 4 bit adder을 1bit adder 4개를 통해 설계한다.
(6) 설계한 4-bit full adder를 임의의 x, y 값을 입력하여 waveform을 출력한다.
3. 이론
(1) Half Adder
단지 2 bit의 덧셈을 구현하는 회로를 half adder이라고 한다. 2진수 덧셈은 사용되는 각 자리의 값들이 0 또는 1을 갖는다. 두개의 1 bit 수에 대한 덧셈은 4개의 가능한 조합이 있는데 결과를 표현하기위해서는 더하는 값들보다 1자릿수가 높은 bit, 즉 2 bit가 필요하다. x와 y가 모두 1일 경우 반올림 되는 carry 값을 표현해야 하기 때문이다.
(2) Full Adder
....
-
[디지털 회로설계] 4-Bit D Flip Flop 설계
디지털 회로설계 1. 제목 : 4-Bit D Flip Flop 설계 2. 개요 : 1) 목적 : 1 bit flip flop을 통해 4 bit flip flop을 VHDL과 logic gate로 설계한다. 이 과정에서 VHDL의 process의 사용법을 익히고, logic gate.. -
디지털 시스템 설계 및 실험 - 4bit Adder Subtractor
디지털 시스템 설계 및 실험 결과보고서 실험제목 ①4bit Adder Subtractor 실험목표 ①Half adder 와 Full-adder를 구성한다. ②Half adder 와 Full-adder를 이용하여 4bit Adder Subtractor를 코딩한다. 실험결과 .. -
디지털 회로설계 - 고속 동작 덧셈기 설계
1. 제목 : 고속 동작 덧셈기 설계 2. 목적 VHDL을 이용한 고속 동작 덧셈기의 설계를 통해 덧셈 과정에 있어서 carry의 역할을 이해하고 carry 처리 방법에 따른 여러 가지 덧셈기 구조들을 익히며, VHDL의 코딩.. -
복잡한 회로 설계 - [VHDL] 4비트 가산기 설계
DESIGN REPORT 복잡한 회로 설계 - 4비트 가산기 - 과 목 : 학 과 : 학 번 : 이 름 : 제출일자: 1. 4bit Adder 소개 4비트 가산기는 4비트인 2개의 입력신호를 더하는 역할을 한다. 예를 들어 1011 + 11.. -
[디지털 회로 설계] 4-Bit D Flip Flop 설계
디지털 회로설계 1. 제목 : 4-Bit D Flip Flop 설계 2. 개요 : 1) 목적 : 1 bit flip flop을 통해 4 bit flip flop을 VHDL과 logic gate로 설계한다. 이 과정에서 VHDL의 process의 사용법을 익히고, logic gat.. -
[컴퓨터공학] 논리회로 CSA (Carry Select Adder) Design and Simulation
CSA (Carry Select Adder) Design and Simulation Contents 2 1. Carry-Save Number Representation 3 2. An Outline of Adder 3 2.1 Ripple Carry Adder 3 2.2 CLA (Carry Look Ahead Adder) 4 2.3 CSA (Car.. -
[디지털 회로설계] VHDL을 통한 Gray Code 설계
디지털 회로설계 1. 제목 : VHDL을 통한 Gray Code 설계 2. 개요 : 1) 목적 : Karnaugh map을 이용하여 Gray code를 설계하고 검증하여, Quartus2와 Karnaugh map을 통한 minimization에 대한 이해도를 높인다... -
디지털 공학 - 4bit 제곱기 설계
디지털 공학 -4비트 제곱기 설계 1) 블록도 2) 진리치표 입력 출력 ABCD수 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 값0001100011001020001004001130000100190100400010000 16 010150001100 ·1 25 0110600100100 36 0111700110.. -
[디지털 시스템 설계 및 실험] 4bit ripple counter
디지털 시스템 설계 및 실험 결과보고서 실험제목 Counter 실험목표 1. JK 플립플롭 제작 2. 4bit Ripple Counter 제작 실험결과 1. JK 플립플롭 제작 코딩module jk(J,K,C,Q,Q_); input J,K,C; output Q,Q_; wir.. -
가산기
1. Subject : 가 산 기(Adder) 2. Abstract 가산기 회로와 감산기 회로의 원리를 이해하고, 반가산기를 이용하여 전가산기 구현 및 병렬 가산기를 구성하며, 실험으로 그 동작을 확인한다. 3. Background 1) ..
