디지털 회로설계 - 고속 동작 덧셈기 설계
디지털 회로설계 - 고속 동작 덧셈기 설계
1. 제목 : 고속 동작 덧셈기 설계
2. 목적
VHDL을 이용한 고속 동작 덧셈기의 설계를 통해 덧셈 과정에 있어서 carry의 역할을 이해하고 carry 처리 방법에 따른 여러 가지 덧셈기 구조들을 익히며, VHDL의 코딩 방법을 익히고 시뮬레이션 툴의 사용법을 익힌다.
3. 목표 및 기준 설정
- 설계 목표 : 빠른 carry 처리를 통해 고속 연산을 가능하게 하는 Carry Lookahead Adder와 Carry Select Adder를 설계한다. 이때 덧셈기는 16-bit의 입력과 출력을 가지도록 한다.
- 기준 설정 : 이론과 목적에 맞는 올바른 설계가 이루어지도록 하고, delay 및 기타 요인에 의해 오차가 발생하지 않도록 한다.
4. 합성 및 분석
1) 덧셈기 분석
① CLA (Carry Lookahead Adder)
CLA의 block diagram
CLA(Carry Lookahead Adder)는 Ripple Carry Adder에서 carry propagation에 의해 delay가 발생하는 문제점을 보완하기 위해 설계되었다.
CLA는 각 bit의 덧셈 연산을 수행하는 Full adder와 덧셈 과정에서 발생하는 carry만을 미리 계산하는 Carry-lookahead logic block으로 구성되어 있다. 4개의 FA가 4-bit크기의 입력 A(A3A2A1A0)와 B(B3B2B1B0)의 각 자리 bit들을 더해 각각의 sum 값을 출력하고, carry lookahead logic에는 최종 carry-out인 를 출력하기 위한 값들이 입력된다. 이 값들은 각각 generation function과 propagation function으로 불리며, 각 bit의 곱과 합을 나타낸다.
최종 Carry 는 아래와 같이 나타낼 수 있다.
....
2. 목적
VHDL을 이용한 고속 동작 덧셈기의 설계를 통해 덧셈 과정에 있어서 carry의 역할을 이해하고 carry 처리 방법에 따른 여러 가지 덧셈기 구조들을 익히며, VHDL의 코딩 방법을 익히고 시뮬레이션 툴의 사용법을 익힌다.
3. 목표 및 기준 설정
- 설계 목표 : 빠른 carry 처리를 통해 고속 연산을 가능하게 하는 Carry Lookahead Adder와 Carry Select Adder를 설계한다. 이때 덧셈기는 16-bit의 입력과 출력을 가지도록 한다.
- 기준 설정 : 이론과 목적에 맞는 올바른 설계가 이루어지도록 하고, delay 및 기타 요인에 의해 오차가 발생하지 않도록 한다.
4. 합성 및 분석
1) 덧셈기 분석
① CLA (Carry Lookahead Adder)
CLA의 block diagram
CLA(Carry Lookahead Adder)는 Ripple Carry Adder에서 carry propagation에 의해 delay가 발생하는 문제점을 보완하기 위해 설계되었다.
CLA는 각 bit의 덧셈 연산을 수행하는 Full adder와 덧셈 과정에서 발생하는 carry만을 미리 계산하는 Carry-lookahead logic block으로 구성되어 있다. 4개의 FA가 4-bit크기의 입력 A(A3A2A1A0)와 B(B3B2B1B0)의 각 자리 bit들을 더해 각각의 sum 값을 출력하고, carry lookahead logic에는 최종 carry-out인 를 출력하기 위한 값들이 입력된다. 이 값들은 각각 generation function과 propagation function으로 불리며, 각 bit의 곱과 합을 나타낸다.
최종 Carry 는 아래와 같이 나타낼 수 있다.
....
-
디지털 회로설계 - 고속 동작 곱셈기 설계
1. 제목 : 고속 동작 곱셈기 설계 2. 목적 고속 동작 곱셈기의 설계를 통해 곱셈 과정을 이해하고 곱셈기 구현을 위한 여러 가지 기법들을 익히며 설계 흐름을 숙지한다. 또한 VHDL을 사용한 sequential circuit.. -
디지털논리회로 - 고속 동작 곱셈기 설계
1. 제목: 고속 동작 곱셈기 설계 2. 목적 고속 동작 곱셈기의 설계를 통해 곱셈 과정에 있어서 shift and add를 이해하고 곱셈기 구현을 위한 여러 가지 기법들을 익히며 sequential circuit의 설계 흐름을 숙지.. -
디지털회로 설계언어 프로젝트 - 자판기 코딩에 대해서
디지털회로설계 및 언어 결과보고서 Vending Machine 목차 1 연구배경 1.1 자판기 사전적 의미...3 1.2 자판기 종류별 구조적 설명...4 2 설계목표 2.1 자판기 설계 목표...4 2.2 자판기 설계 조건...5 3 설.. -
전자공학 실험 - BJT의 특성과 바이어스회로
BJT의 특성과 바이어스회로 1. 실험 목적 - 바이폴라 접합 트랜지스터의 직류 특성을 직류 등가 회로와 소신호 등가회로의 모델 파라미터들을 구한다. 그리고 바이어스 원리와 안정화를 학습하고, 전압 분할기 바.. -
기초부터 배우는 디지털 회로설계
디지털 회로설계에 대한 간략한 설명이 되어 있음. 디지털 회로설계에 대한 간략한 설명이 되어 있음. pdf 파일로 되었있습니다. 아무조록 만은 도움이 되기를... 개인용도 이외에는 사용하지 마십시오. -
[디지털 회로설계] Moore , Mealy Type Finite State Machine
디지털 회로설계 1. 제목 : Moore / Mealy Type Finite State Machine 2. 개요 : Moore Type과 Mealy type의 state diagram을 보고 각각의 state table과 D F/F을 이용한 회로도를 작성한 후 두 가지 모두에 대.. -
[디지털 설계] 디지털 IC회로 설계
디지털 IC회로 설계 제 4장 클록을 만드는 회로 4.1 CR의 딜레이 발진회로 CR발진회로(74LS04) (3) C-MOS 2단의 발진 회로(TC74HC04) (4) C-MOS 3단의 발진 회로 (5) 발진회로를 제어하는 방법 (7) 시미트 트.. -
고급디지털 회로설계 - 111 DETECTOR 설계
고급디지털 회로설계 - 111 DETECTOR 설계 1. 설계 내용 VHDL을 이용하여 연속적인 111을 detect하여 111의 개수를 count 한다. 또한, 111이 15번 count되면 동작을 멈추어야 하며, S=1이 입력되었을 경우에는 처.. -
디지털회로 실험 - TTL 게이트 동작
TTL 게이트 동작 1. 서론 9개의 게이트를 IC칩을 이용하여 구성하고 동작 상태를 표로 작성해 보고 실제 진리표와 비교해 보는 실험을 통해 IC칩을 이용한 디지털 회로 구성을 직접 해보고 동작 상태를 확인해본.. -
[디지털 회로 설계] 4-Bit D Flip Flop 설계
디지털 회로설계 1. 제목 : 4-Bit D Flip Flop 설계 2. 개요 : 1) 목적 : 1 bit flip flop을 통해 4 bit flip flop을 VHDL과 logic gate로 설계한다. 이 과정에서 VHDL의 process의 사용법을 익히고, logic gat..
