디지털논리회로 - 고속 동작 곱셈기 설계
디지털논리회로 - 고속 동작 곱셈기 설계
1. 제목: 고속 동작 곱셈기 설계
2. 목적
고속 동작 곱셈기의 설계를 통해 곱셈 과정에 있어서 shift and add를 이해하고 곱셈기 구현을 위한 여러 가지 기법들을 익히며 sequential circuit의 설계 흐름을 숙지한다. 또한 VHDL을 이용한 곱셈기 설계를 통해 VHDL을 이용한 sequential circuit의 description 방법을 익히고 동작 확인 과정을 통해 simulation tool의 사용법을 익힌다.
3. 목표 및 기준 설정
(1) 목표 및 기준설정
shift and add 횟수 감소를 통해 고속 연산을 가능하게 하는 Booth s multiplier를 설계한다. 이때 16-bit word의 입력과 출력을 가지도록 한다.
-곱셈기를 구현하기 위해 곱셈 과정에 대한 수학적 이론 정리
-곱셈 과정에서의 shift and add 동작에 대한 이해
4. 합성 및 분석
(1) 분석
-Booth 알고리듬에 대한 이해
이 알고리즘은 2의 보수 숫자에 대해 직접 작용한다. 즉, 양수와 음수 사이의 변환이 필요 없다. 이 알고리즘은 앞의 알고리즘과 마찬가지로 승수의 각 비트를 조사하고, 알고리즘이 조사하는 각 비트에 대해 결과를 오른쪽으로 1비트 시프트 시킨다. 그러나 이 알고리즘은 승수에 있는 1에 대하여 데이터를 더하는 것이 아니라, 1의 문자열에 있는 첫 번째 1에 대하여 뺄셈을 수행하고, 문자열의 마지막 1에 대하여는 덧셈을 수행한다. 이렇게 하는 이유는 1의 문자열이 두 값의 차이로서 취급되기 때문이다.
예를 들어, 이 알고리즘은 곱 1011(-5)*0111(7)을 1011(-5)*1000-0001(7)로 취급한다. 물론 이 둘은 동일한 결과를 산출한다.
1. 최하위 비트부터 조사해가면서 승수의 1 을 처음 만나게 되면 피승수를 부분곱으로 뺀다.
2. 승수의 0 의 string 에서 처음 0 을 만나게 되면 피승수의 부분곱에 더한다.
....
2. 목적
고속 동작 곱셈기의 설계를 통해 곱셈 과정에 있어서 shift and add를 이해하고 곱셈기 구현을 위한 여러 가지 기법들을 익히며 sequential circuit의 설계 흐름을 숙지한다. 또한 VHDL을 이용한 곱셈기 설계를 통해 VHDL을 이용한 sequential circuit의 description 방법을 익히고 동작 확인 과정을 통해 simulation tool의 사용법을 익힌다.
3. 목표 및 기준 설정
(1) 목표 및 기준설정
shift and add 횟수 감소를 통해 고속 연산을 가능하게 하는 Booth s multiplier를 설계한다. 이때 16-bit word의 입력과 출력을 가지도록 한다.
-곱셈기를 구현하기 위해 곱셈 과정에 대한 수학적 이론 정리
-곱셈 과정에서의 shift and add 동작에 대한 이해
4. 합성 및 분석
(1) 분석
-Booth 알고리듬에 대한 이해
이 알고리즘은 2의 보수 숫자에 대해 직접 작용한다. 즉, 양수와 음수 사이의 변환이 필요 없다. 이 알고리즘은 앞의 알고리즘과 마찬가지로 승수의 각 비트를 조사하고, 알고리즘이 조사하는 각 비트에 대해 결과를 오른쪽으로 1비트 시프트 시킨다. 그러나 이 알고리즘은 승수에 있는 1에 대하여 데이터를 더하는 것이 아니라, 1의 문자열에 있는 첫 번째 1에 대하여 뺄셈을 수행하고, 문자열의 마지막 1에 대하여는 덧셈을 수행한다. 이렇게 하는 이유는 1의 문자열이 두 값의 차이로서 취급되기 때문이다.
예를 들어, 이 알고리즘은 곱 1011(-5)*0111(7)을 1011(-5)*1000-0001(7)로 취급한다. 물론 이 둘은 동일한 결과를 산출한다.
1. 최하위 비트부터 조사해가면서 승수의 1 을 처음 만나게 되면 피승수를 부분곱으로 뺀다.
2. 승수의 0 의 string 에서 처음 0 을 만나게 되면 피승수의 부분곱에 더한다.
....
-
디지털 회로설계 - 고속 동작 곱셈기 설계
1. 제목 : 고속 동작 곱셈기 설계 2. 목적 고속 동작 곱셈기의 설계를 통해 곱셈 과정을 이해하고 곱셈기 구현을 위한 여러 가지 기법들을 익히며 설계 흐름을 숙지한다. 또한 VHDL을 사용한 sequential circuit.. -
디지털 회로설계 - 고속 동작 덧셈기 설계
1. 제목 : 고속 동작 덧셈기 설계 2. 목적 VHDL을 이용한 고속 동작 덧셈기의 설계를 통해 덧셈 과정에 있어서 carry의 역할을 이해하고 carry 처리 방법에 따른 여러 가지 덧셈기 구조들을 익히며, VHDL의 코딩.. -
현대피엔에스 제어기술2팀(HW) 자기소개서 지원서
특히 제어기술 2팀은 시스템 하드웨어의 기반을 설계하고 실현하는 부서로, 정밀한 설계와 안정성을 동시에 요구받는 핵심기술 직무입니다. PCB 설계 경험**: EAGLE, Altium 기반 2-layer, 4-layer회로 설계 및 실.. -
[디지털논리회로] TTL[Transistor Transistor Logic]에 대해서
TTL(Transistor Transistor Logic) 디지털논리회로 TTL(Transistor-Transistor logic)소자는 디지털회로에서 사용되는 각종 논리용 소자 중에서, 입력을 트랜지스터로 받아들이고, 출력 또한 트랜지스터인 소자를 .. -
MX사업부_회로개발 면접 예상 질문 및 답변
회로 설계 경험 중 가장 어려웠던 기술적 문제와 해결 과정은 무엇이었나요? 삼성전자 MX사업부의 회로 개발은 고집적 설계와 저잡음 구조가 핵심이며, 복잡한 회로 구조 속에서도 각 기능이 신뢰성 있게 동작해야.. -
[디지털논리회로] 메모리의 종류와 동작
▷차례 1. 메모리의 정의 2. 메모리의 동작 ● Address bus와 data bus ● 메모리의 주소 3. 메모리의 성능 표시 ● Access Time (tAC) ● Cycle Time (tCLK) 4. Memory Package 형태상 구분 ● Simm과 DIMM 1)SIMM ① 30.. -
2025 삼성전자 DX부문 DA사업부_회로개발 면접 예상 질문 및 답변
회로 설계와 관련된 실질적인 프로젝트 경험이 있나요? 대학 졸업 프로젝트로 '스마트 식기세척기 제어시스템' 회로를 설계한 경험이 있습니다. 이 프로젝트를 통해 단순회로 연결을 넘어서, 실제 제품 수준의 설.. -
디지털논리회로 실습 보고서 - 코드 변환기
논리회로 실습 보고서 - 코드 변환기 7486 IC 핀 배치도를 참조하여 아래 회로를 구성한다. 7486의 7번 핀은 접지하고, 14번 핀은 +5V의 전압을 인가한다. B4, B3, B2, B1, B0에 입력신호를 표와 같이 변화시키.. -
디지털논리회로 실습 보고서 - 인코더와 디코더
논리회로 실습 보고서 - 인코더와 디코더 7408 IC와 7404 IC 핀 배치도를 참조하여 그림과 같은 디코더 회로를 구성한다. 7408과 7404의 7번 핀은 접지하며, 14번 핀은 +5V의 전압을 인가한다. 입력 A,B의 상태.. -
디지털논리회로 실습 보고서 - 가산기와 감산기
논리회로 실습 보고서 - 가산기와 감산기 7486 IC와 7408 IC 핀 배치도를 참조하여 아래 회로를 구성한다. 7486과 7408의 7번 핀은 접지하며, 14번 핀은 +5V의 전압을 인가한다. 입력의 상태를 표와 같이 변화시..
