디지털 시스템 설계 및 실험 - 4bit Adder Subtractor

• 리포트 > 공학/기술
• 디지털 시스템 설계 및 실험 - 4bit..
• 한글
• 2013.07.19
• 3페이지
• 

1. 디지털 시스템 설계 및 실험 - 4bit Ad.hwp
2. 디지털 시스템 설계 및 실험 - 4bit Ad.pdf

• 
• 
• 

 

• [디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Adder 설계
  디지털 회로설계 1. 제목 : 1-Bit Full Adder를 통한 4-Bit Full Adder 설계 2. 개요 : 1) 목적 : 1-bit full adder를 통한 4-bit full adder를 설계하여 adder에 대한 이해도를 높인다. N-bit adder로 확장하..
• [디지털 시스템 설계 및 실험] 4bit ripple counter
  디지털 시스템 설계 및 실험 결과보고서 실험제목 Counter 실험목표 1. JK 플립플롭 제작 2. 4bit Ripple Counter 제작 실험결과 1. JK 플립플롭 제작 코딩module jk(J,K,C,Q,Q_); input J,K,C; output Q,Q_; wir..
• [디지털 회로설계] 4-Bit D Flip Flop 설계
  디지털 회로설계 1. 제목 : 4-Bit D Flip Flop 설계 2. 개요 : 1) 목적 : 1 bit flip flop을 통해 4 bit flip flop을 VHDL과 logic gate로 설계한다. 이 과정에서 VHDL의 process의 사용법을 익히고, logic gate..
• 디지털 회로설계 - 고속 동작 덧셈기 설계
  1. 제목 : 고속 동작 덧셈기 설계 2. 목적 VHDL을 이용한 고속 동작 덧셈기의 설계를 통해 덧셈 과정에 있어서 carry의 역할을 이해하고 carry 처리 방법에 따른 여러 가지 덧셈기 구조들을 익히며, VHDL의 코딩..
• 복잡한 회로 설계 - [VHDL] 4비트 가산기 설계
  DESIGN REPORT 복잡한 회로 설계 - 4비트 가산기 - 과 목 : 학 과 : 학 번 : 이 름 : 제출일자: 1. 4bit Adder 소개 4비트 가산기는 4비트인 2개의 입력신호를 더하는 역할을 한다. 예를 들어 1011 + 11..
• [디지털 시스템 설계 및 실험] Latch, Flip-Flop, Shift Register
  디지털 시스템 설계 및 실험 결과보고서 실험제목 Latch, Flip-Flop, Shift Register 실험목표 1. SR NOR latch 2. Gated D latch(based on an SR NOR latch) 3. (Masterslave pulse-triggered) D flip-flop (wit..
• [디지털 회로 설계] 4-Bit D Flip Flop 설계
  디지털 회로설계 1. 제목 : 4-Bit D Flip Flop 설계 2. 개요 : 1) 목적 : 1 bit flip flop을 통해 4 bit flip flop을 VHDL과 logic gate로 설계한다. 이 과정에서 VHDL의 process의 사용법을 익히고, logic gat..
• 디지털 공학 - 4bit 제곱기 설계
  디지털 공학 -4비트 제곱기 설계 1) 블록도 2) 진리치표 입력 출력 ABCD수 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 값0001100011001020001004001130000100190100400010000 16 010150001100 ·1 25 0110600100100 36 0111700110..
• 디지털 공학 - 4입력 제곱기
  REPORT 디지털 공학 -4비트 제곱기 설계 4BIT 제곱기 설계 (1) 블록도 4 A Y1 B ․ 8 입 C ․ 출 력 D ․ 력 bit ․ bit Y7 (2) 진리표 입력 출력 ABCD수 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 값00011000110010200010040011..
• [컴퓨터공학] 논리회로 CSA (Carry Select Adder) Design and Simulation
  CSA (Carry Select Adder) Design and Simulation Contents 2 1. Carry-Save Number Representation 3 2. An Outline of Adder 3 2.1 Ripple Carry Adder 3 2.2 CLA (Carry Look Ahead Adder) 4 2.3 CSA (Car..

• 디지털 시스템 설계 및 실험 - 4bit Adder Subtractor