디지털 공학 - 4bit 제곱기 설계

• 리포트 > 공학/기술
• 디지털 공학 - 4bit 제곱기 설계
• 한글
• 2013.04.03
• 7페이지
• 

1. 디지털 공학 - 4bit 제곱기 설계.hwp
2. 디지털 공학 - 4bit 제곱기 설계.pdf

• 
• 
• 
• 
• 
• 
• 

 

• 디지털 공학 - 4입력 제곱기
  REPORT 디지털 공학 -4비트 제곱기 설계 4BIT 제곱기 설계 (1) 블록도 4 A Y1 B ․ 8 입 C ․ 출 력 D ․ 력 bit ․ bit Y7 (2) 진리표 입력 출력 ABCD수 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 값00011000110010200010040011..
• [디지털 회로설계] 4-Bit D Flip Flop 설계
  디지털 회로설계 1. 제목 : 4-Bit D Flip Flop 설계 2. 개요 : 1) 목적 : 1 bit flip flop을 통해 4 bit flip flop을 VHDL과 logic gate로 설계한다. 이 과정에서 VHDL의 process의 사용법을 익히고, logic gate..
• [디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Adder 설계
  디지털 회로설계 1. 제목 : 1-Bit Full Adder를 통한 4-Bit Full Adder 설계 2. 개요 : 1) 목적 : 1-bit full adder를 통한 4-bit full adder를 설계하여 adder에 대한 이해도를 높인다. N-bit adder로 확장하..
• [디지털 회로 설계] 4-Bit D Flip Flop 설계
  디지털 회로설계 1. 제목 : 4-Bit D Flip Flop 설계 2. 개요 : 1) 목적 : 1 bit flip flop을 통해 4 bit flip flop을 VHDL과 logic gate로 설계한다. 이 과정에서 VHDL의 process의 사용법을 익히고, logic gat..
• 디지털 시스템 설계 및 실험 - 4bit Adder Subtractor
  디지털 시스템 설계 및 실험 결과보고서 실험제목 ①4bit Adder Subtractor 실험목표 ①Half adder 와 Full-adder를 구성한다. ②Half adder 와 Full-adder를 이용하여 4bit Adder Subtractor를 코딩한다. 실험결과 ..
• [디지털 시스템 설계 및 실험] 4bit ripple counter
  디지털 시스템 설계 및 실험 결과보고서 실험제목 Counter 실험목표 1. JK 플립플롭 제작 2. 4bit Ripple Counter 제작 실험결과 1. JK 플립플롭 제작 코딩module jk(J,K,C,Q,Q_); input J,K,C; output Q,Q_; wir..
• [컴퓨터공학] 하드웨어 s램 설계
  2K X 8bit의 SRAM을 이용하여 16bit의 주소를 가지고 있는 8bit 마이크로프로세서의 메모리 부 시스템을 공식에 따라 도면을 설계하시오 (이때, 메모리 부 시스템의 용량은 16K byte이며, 가장 높은 물..
• 디지털 회로설계 - 고속 동작 덧셈기 설계
  1. 제목 : 고속 동작 덧셈기 설계 2. 목적 VHDL을 이용한 고속 동작 덧셈기의 설계를 통해 덧셈 과정에 있어서 carry의 역할을 이해하고 carry 처리 방법에 따른 여러 가지 덧셈기 구조들을 익히며, VHDL의 코딩..
• 디지털공학 설계과제[7-세그먼트]
  디지털공학 설계과제 7-Segment Indicator 7-세그먼트 표시기라고 하는 소자는 0에서 9까지의 숫자를 표시하기 위해 만들어진 소자이다. 막대모양의 LED(Light Emitted Diode) 7개를 8자 모양으로 배열시키고 각..
• [디지털공학 설계] 7-세그먼트[7-Segment Indicator]
  디지털공학 설계과제 7-Segment Indicator 1. 분석 7-세그먼트 표시기라고 하는 소자는 0에서 9까지의 숫자를 표시하기 위해 만들어진 소자이다. 막대모양의 LED(Light Emitted Diode) 7개를 8자 모양으로 배열..

• 디지털 공학 - 4bit 제곱기 설계