[디지털 시스템 설계 및 실험] Latch, Flip-Flop, Shift Register
[디지털 시스템 설계 및 실험] Latch, Flip-Flop, Shift Register
디지털 시스템 설계 및 실험 결과보고서
실험제목
Latch, Flip-Flop, Shift Register
실험목표
1. SR NOR latch
2. Gated D latch(based on an SR NOR latch)
3. (Masterslave pulse-triggered) D flip-flop (with reset)
4. 4-bit shift register(using 4 D flip-flops)
실험결과
1. SR NOR latch
코딩
module (S,R,Q,Q_);
input S,R;
output Q,Q_;
nor (Q,R,Q_);
nor (Q_,S,Q);
endmodule
시뮬레이션
S가 1일 때 Q는1 R이 1일 때는 Q_는 0 S,R이 0일 때 불변 S,R이 1일 때는 정의되지 않아 시뮬레이션 하지 않았다.
2. Gated D latch(based on an SR NOR latch)
코딩
module dl(D,C,Q,Q_);
input D,C;
....
실험제목
Latch, Flip-Flop, Shift Register
실험목표
1. SR NOR latch
2. Gated D latch(based on an SR NOR latch)
3. (Masterslave pulse-triggered) D flip-flop (with reset)
4. 4-bit shift register(using 4 D flip-flops)
실험결과
1. SR NOR latch
코딩
module (S,R,Q,Q_);
input S,R;
output Q,Q_;
nor (Q,R,Q_);
nor (Q_,S,Q);
endmodule
시뮬레이션
S가 1일 때 Q는1 R이 1일 때는 Q_는 0 S,R이 0일 때 불변 S,R이 1일 때는 정의되지 않아 시뮬레이션 하지 않았다.
2. Gated D latch(based on an SR NOR latch)
코딩
module dl(D,C,Q,Q_);
input D,C;
....
-
[디지털 회로 설계] 4-Bit D Flip Flop 설계
디지털 회로설계 1. 제목 : 4-Bit D Flip Flop 설계 2. 개요 : 1) 목적 : 1 bit flip flop을 통해 4 bit flip flop을 VHDL과 logic gate로 설계한다. 이 과정에서 VHDL의 process의 사용법을 익히고, logic gat.. -
[디지털 회로설계] 4-Bit D Flip Flop 설계
디지털 회로설계 1. 제목 : 4-Bit D Flip Flop 설계 2. 개요 : 1) 목적 : 1 bit flip flop을 통해 4 bit flip flop을 VHDL과 logic gate로 설계한다. 이 과정에서 VHDL의 process의 사용법을 익히고, logic gate.. -
논리회로 - 플립플롭
플 립 플 롭 플립플롭과 래치는 두개의 안정된 상태 중 하나를 가지는 1비트 기억소자 플립-플롭 클럭신호가 Rising 할 때만 출력값이 변함. Edge-triggered 방식으로 동작 래치 Enable 제어신호가 ‘1’인 동안에.. -
전자공학 실험 - 래치와 플립플롭
래치와 플립플롭 1. 실험 목적 - SR 래치와 D 래치에 대한 논리회로를 이해하고, 각 래치에서 출력을 예측할 수 없는 경우를 분석한다. 주종 JK 플립플롭과 에지트리거 JK 플립플롭의 구조와 동작원리를 이해한다.. -
[전자공학] N체분계수기와 10진계수기 Shift Register와 Ring Counter
N체분계수기와 10진 계수기 Shift Register와 Ring Counter N체분 계수기와 10진계수기 1. 목적 1) T Flip-Flop을 P단 직렬접속한 계수기로서 보다 적은 다른 인수로 입력 주파수를 체분하는 계수에 대한 학습 .. -
디지털 공학-플립플롭ppt
1 디지털공학 2 제 10 장 플립플롭 이 장에서는 디지털 상태(1, 0)로 latch가 되는데 인터 저장회로를 취급하게 된다. 이 새로운 형태의 디지털 회로는 순차회로(Sequential circiut)라고 부른다. 가장 간단한 저.. -
[Verilog프로그래밍]D래치, 플리플롭, shift register
1. 목적 Verilog의 연속할당문을 사용한 래치 설계 방법과 always 문을 사용한 동작적 모델링 방 법의 래치, 플립플롭 설계 방법을 익히고 이를 간단한 회로의 설계에 적용한다. 2. 기초지식 - feedback이 있는 da.. -
디지털통신 QPSK 이론 및 실험자료
1. 제목 PSK : Phase Shift Keying 2. 실험 목적 1) +-90도 이내에서 위상을 바꾸어서 송 수신 할 수 있는 PSK방법과 이에따른 데이터 재 복구 방법을 공부 한다. 3. 실험 이론 1)QPSK ( Quadrature Phase Shift.. -
무선설비산업기사 과년도 필기기출문제(2000년10월1일)
2000년 10월 1일 필기 기출문제 제6회 국가기술검정시험 무선설비산업기사 (시행 : 2000년 10월 1일) 제 1과목 : 디지털 전자회로 1. 입력 진폭 변조파의 전압의 크기에 따라 직선검파 또는 자승검파를 옳게.. -
디지털 시스템 설계 및 실험 - 4bit Adder Subtractor
디지털 시스템 설계 및 실험 결과보고서 실험제목 ①4bit Adder Subtractor 실험목표 ①Half adder 와 Full-adder를 구성한다. ②Half adder 와 Full-adder를 이용하여 4bit Adder Subtractor를 코딩한다. 실험결과 ..
