[Verilog프로그래밍]D래치, 플리플롭, shift register
[Verilog프로그래밍]D래치, 플리플롭, shift register
1. 목적
Verilog의 연속할당문을 사용한 래치 설계 방법과 always 문을 사용한 동작적 모델링 방
법의 래치, 플립플롭 설계 방법을 익히고 이를 간단한 회로의 설계에 적용한다.
2. 기초지식
- feedback이 있는 dataflow 모델링 방법
동작적 모델링에서 회로의 동작은 부울함수와 수식으로 기술 할 수도 있고 알고리즘과 같은 추상적인 표현을 사용하여 나타낼 수도 있다. 그 중에서 부울함수와 같은 수식으로 기술하는 모델링을 data flow modeling이라 한다. feedback 같은 반복적으로 수행하는 경우 always문을 사용할 수 있다.
- Verilog의 동작적 모델링 방법
프리미티브 게이트나 기존 설계된 모듈을 서로 연결하여 회로를 만드는 구조적 모델링과는 다르게 회로가 수행하는 기능을 기술한다. 회로의 입력과 출력나의 관계를 기술하고, 회로의 내부와 물리적 구현에 대한 상세한 사항을 기술하지 않는다. 동작적 모델링은 구조적 모델링과 함께 사용할 수 있다. 구조적 모델링 방법은 설께된 하위 모듈을 사용하여 모델링하는 상휘 수준의 모델링에 많이 사용 된다.
- always 문, event control 방법
always문은 반복조건이 만족할 때마다 문장을 반복하여 수행하며 사용 형식은
always 반복조건
문장;
always 반복조건 begin
문장;
문장;
...
end
과 같다. 실행되는 문장이 여러 개이면 begin과 end를 사용하여 블록으로 설정해야 하며 이 문장들은 순차적으로 실행된다.
- 조건문
순차처리문 내에서는 보통의 프로그래밍 언어에서처럼 조건문과 반복문을 사용할 수 있다. 조건문에는 if문과 case문 등이 있다.
- blocking 할당문과 nonblocking 할당문
순차처리문에서 사용하는 할당문(‘=’)은 순차적으로 실행되므로 순서에 영향을 받는다. 순차할당문은 앞에 있는 할당문의 수행이 완료되어야 다음 문장이 수행되므로 blocking할당문이라고 한다.
....
Verilog의 연속할당문을 사용한 래치 설계 방법과 always 문을 사용한 동작적 모델링 방
법의 래치, 플립플롭 설계 방법을 익히고 이를 간단한 회로의 설계에 적용한다.
2. 기초지식
- feedback이 있는 dataflow 모델링 방법
동작적 모델링에서 회로의 동작은 부울함수와 수식으로 기술 할 수도 있고 알고리즘과 같은 추상적인 표현을 사용하여 나타낼 수도 있다. 그 중에서 부울함수와 같은 수식으로 기술하는 모델링을 data flow modeling이라 한다. feedback 같은 반복적으로 수행하는 경우 always문을 사용할 수 있다.
- Verilog의 동작적 모델링 방법
프리미티브 게이트나 기존 설계된 모듈을 서로 연결하여 회로를 만드는 구조적 모델링과는 다르게 회로가 수행하는 기능을 기술한다. 회로의 입력과 출력나의 관계를 기술하고, 회로의 내부와 물리적 구현에 대한 상세한 사항을 기술하지 않는다. 동작적 모델링은 구조적 모델링과 함께 사용할 수 있다. 구조적 모델링 방법은 설께된 하위 모듈을 사용하여 모델링하는 상휘 수준의 모델링에 많이 사용 된다.
- always 문, event control 방법
always문은 반복조건이 만족할 때마다 문장을 반복하여 수행하며 사용 형식은
always 반복조건
문장;
always 반복조건 begin
문장;
문장;
...
end
과 같다. 실행되는 문장이 여러 개이면 begin과 end를 사용하여 블록으로 설정해야 하며 이 문장들은 순차적으로 실행된다.
- 조건문
순차처리문 내에서는 보통의 프로그래밍 언어에서처럼 조건문과 반복문을 사용할 수 있다. 조건문에는 if문과 case문 등이 있다.
- blocking 할당문과 nonblocking 할당문
순차처리문에서 사용하는 할당문(‘=’)은 순차적으로 실행되므로 순서에 영향을 받는다. 순차할당문은 앞에 있는 할당문의 수행이 완료되어야 다음 문장이 수행되므로 blocking할당문이라고 한다.
....
-
[Verilog프로그래밍] 동기식 counter
1. 목적 지금까지 배운 Verilog에 대한 지식을 활용하여 여러 가지 순차회로를 설계함 2. 기초지식 - 여러 가지 순차회로에 대한 동작 이해 레지스터 레지스터는 n-bit 데이터를 저장하는 기억소자이다. 클럭에 동.. -
[디지털 시스템 설계 및 실험] Latch, Flip-Flop, Shift Register
디지털 시스템 설계 및 실험 결과보고서 실험제목 Latch, Flip-Flop, Shift Register 실험목표 1. SR NOR latch 2. Gated D latch(based on an SR NOR latch) 3. (Masterslave pulse-triggered) D flip-flop (wit.. -
[전자공학] N체분계수기와 10진계수기 Shift Register와 Ring Counter
N체분계수기와 10진 계수기 Shift Register와 Ring Counter N체분 계수기와 10진계수기 1. 목적 1) T Flip-Flop을 P단 직렬접속한 계수기로서 보다 적은 다른 인수로 입력 주파수를 체분하는 계수에 대한 학습 .. -
[디지털 논리 회로] 디지털 공중전화
목 차 1. Project 목적 ․ ․ ․ 2 2. 작품 개요 2.1 motive ․ ․ ․ 2 2.2 주제 ․ ․ ․ ․ 2 2.3 주요 기능 ․ ․ ․ 2 2.4 시스템 흐름도 ․ ․ ․ 3 2.5 전체 회로도 ․ ․ ․ ․ 5 3. 팀 구성 및 역할 분담 ․ .. -
회로설계 합격 자기소개서
제 지원 직무인 회로 설계 분야를 넘어 전반적인 업계 동향과 최신 기술을 주시하고 공부하는 프로의식을 갖춘 엔지니어가 되고 싶습니다. 결국 저는 메모리 반도체 분야가 4차 산업혁명의 핵심 기술들의 혁신을 .. -
[학습 지도안] 4)재량(컴퓨터)-스크래치 프로그램의 간단한 기능을 이해하여 원하는 결과물 만들기
4)재량(컴퓨터)-스크래치 프로그램의 간단한 기능을 이해하여 원하는 결과물 만들기 컴퓨터과 교수․학습 과정안 수 업 자 주 제 스크래치 프로그램 사용하기 일 시 장소 및 대상 4학년 초 등 학 교 1. 수업을.. -
SK하이닉스 양산기술 합격 자기소개서
그러니 메뉴를 이해하기 쉬워질 뿐 아니라 저만의 번역기를 만들었다는 생각에 더욱 집중할 수 있었습니다. 저는 반도체 관련 전공 수업을 수강하며 반도체 소자와 공정에 대한 이론적인 이해를 위해 노력하였습니.. -
verilog 시계[디지털 논리 회로]
모듈 및 시뮬레이션 1. 기본 시계 제작 (0.1초~1분단위, 스탑워치) [전체 시간모듈이지만 1분까지만 코딩하였습니다.] ㉮기본 시간 모듈 timescale 100ns/1ns module timer_go (c1k,reset,comma_a,sec_b,sec_.. -
[디지털논리회로] 4비트 덧셈뺄셈기 회로 구현
기초부터 응용까지 Verilog HDL - 다음은 4비트 덧셈 뺄셈기의 논리 회로 이다. 1. 위의 논리 회로를 Gate level modeling 방법을 사용하여 Verilog 코드를 코딩하시오. Gate level modeling module Add_Subtra.. -
컴퓨터 응용 시스템 설계 실험 보고서 - verilog을 이용한 자판기 설계
Vending Machine Design Ⅰ. 서 론 Not gate와 Nand gate 및 D-Flipflop을 사용하여 Vending Machine을 설계해보고 몇몇개의 옵션사항을 추가적으로 설계해본다. Ⅱ. 본 론 1. (LAB 3-1) Coffee Sprite Vending Ma..
