[디지털 회로설계] VHDL을 통한 Gray Code 설계
[디지털 회로설계] VHDL을 통한 Gray Code 설계
디지털 회로설계
1. 제목 : VHDL을 통한 Gray Code 설계
2. 개요 :
1) 목적 : Karnaugh map을 이용하여 Gray code를 설계하고 검증하여, Quartus2와 Karnaugh map을 통한 minimization에 대한 이해도를 높인다.
2) 방법 :
[Gray code 식 유도]
(1) 2진수를 입력을 갖고 output이 Gray code가 되게, karnaugh map을 이용하여 minimization한다.
[VHDL code 작성]
(2) QuartusII의 VHDL 언어를 이용하여 minimize한 식을 프로그래밍한다. 이때 3개의 2진수bit를 입력하면 3개의 gray code의 bit이 나오는 시스템을 설계한다.
(3) VHDL을 컴파일 한다. 에러 발생시에는 entity와 파일이름이 같은지, 소스에 빼먹은 기호는 없는지, 소스 자체에 에러가 있는지를 확인하여 정확하게 결과값이 나오게 한다.
[wave form 출력]
(4) Vector waveform 파일을 새로 열고, input node와 out put node를 설정해준다. 이때 simulation한 값에서 delay가 발생하지 않게, simulation mode 로 하지 않고 functional mode로 simulation이 되게 setting을 해준다.
(5) Input의 2 진수를 설정해준다. V_high를 설정할시 ctrl+alt+1의 단축키를 쓰면 쉽고 빠르게 설정할 수 있다.
(6) Simulation netlist를 작성한 후 simulation을 시작한다.
[block diagram]
(7) Block diagram도 그려보고 wave form을 출력해 본다.
(8)위에서 나온 Gray code의 Karnaugh map, VHDL code, waveform등의 결과를 토대로 보고서를 작성한다.
3. 이론
(1) Gray Code
....
1. 제목 : VHDL을 통한 Gray Code 설계
2. 개요 :
1) 목적 : Karnaugh map을 이용하여 Gray code를 설계하고 검증하여, Quartus2와 Karnaugh map을 통한 minimization에 대한 이해도를 높인다.
2) 방법 :
[Gray code 식 유도]
(1) 2진수를 입력을 갖고 output이 Gray code가 되게, karnaugh map을 이용하여 minimization한다.
[VHDL code 작성]
(2) QuartusII의 VHDL 언어를 이용하여 minimize한 식을 프로그래밍한다. 이때 3개의 2진수bit를 입력하면 3개의 gray code의 bit이 나오는 시스템을 설계한다.
(3) VHDL을 컴파일 한다. 에러 발생시에는 entity와 파일이름이 같은지, 소스에 빼먹은 기호는 없는지, 소스 자체에 에러가 있는지를 확인하여 정확하게 결과값이 나오게 한다.
[wave form 출력]
(4) Vector waveform 파일을 새로 열고, input node와 out put node를 설정해준다. 이때 simulation한 값에서 delay가 발생하지 않게, simulation mode 로 하지 않고 functional mode로 simulation이 되게 setting을 해준다.
(5) Input의 2 진수를 설정해준다. V_high를 설정할시 ctrl+alt+1의 단축키를 쓰면 쉽고 빠르게 설정할 수 있다.
(6) Simulation netlist를 작성한 후 simulation을 시작한다.
[block diagram]
(7) Block diagram도 그려보고 wave form을 출력해 본다.
(8)위에서 나온 Gray code의 Karnaugh map, VHDL code, waveform등의 결과를 토대로 보고서를 작성한다.
3. 이론
(1) Gray Code
....
-
전기 및 디지털 회로 실험 - Excess-3 ,Gray to BCD converter
전기 및 디지털회로 실험 Excess-3 ,Gray to BCD converter 목 차 1. NAND gate, Nor gate, Not gate 만을 사용하여 설계한다. 2. gate의 수를 최소화한다. 3. 10 이상의 숫자에서는 7 Segment 에 E 표시가.. -
고급디지털 회로설계 - 111 DETECTOR 설계
고급디지털 회로설계 - 111 DETECTOR 설계 1. 설계 내용 VHDL을 이용하여 연속적인 111을 detect하여 111의 개수를 count 한다. 또한, 111이 15번 count되면 동작을 멈추어야 하며, S=1이 입력되었을 경우에는 처.. -
[디지털 회로설계] 4-Bit D Flip Flop 설계
디지털 회로설계 1. 제목 : 4-Bit D Flip Flop 설계 2. 개요 : 1) 목적 : 1 bit flip flop을 통해 4 bit flip flop을 VHDL과 logic gate로 설계한다. 이 과정에서 VHDL의 process의 사용법을 익히고, logic gate.. -
[디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Adder 설계
디지털 회로설계 1. 제목 : 1-Bit Full Adder를 통한 4-Bit Full Adder 설계 2. 개요 : 1) 목적 : 1-bit full adder를 통한 4-bit full adder를 설계하여 adder에 대한 이해도를 높인다. N-bit adder로 확장하.. -
[디지털 회로설계] Moore , Mealy Type Finite State Machine
디지털 회로설계 1. 제목 : Moore / Mealy Type Finite State Machine 2. 개요 : Moore Type과 Mealy type의 state diagram을 보고 각각의 state table과 D F/F을 이용한 회로도를 작성한 후 두 가지 모두에 대.. -
디지털논리회로 - VHDL을 이용한 inertial delay와 transport delay 확인
1. Title: VHDL을 이용한 inertial delay와 transport delay 확인 2. purpose: 작성한 vhdl code와 시뮬레이션 결과를 첨부하고, inertial delay와 transport delay의 차이점에 주목하여 결과를 비교한다. 3. Theo.. -
[디지털 회로 설계] 4-Bit D Flip Flop 설계
디지털 회로설계 1. 제목 : 4-Bit D Flip Flop 설계 2. 개요 : 1) 목적 : 1 bit flip flop을 통해 4 bit flip flop을 VHDL과 logic gate로 설계한다. 이 과정에서 VHDL의 process의 사용법을 익히고, logic gat.. -
디지털 회로설계 - 고속 동작 덧셈기 설계
1. 제목 : 고속 동작 덧셈기 설계 2. 목적 VHDL을 이용한 고속 동작 덧셈기의 설계를 통해 덧셈 과정에 있어서 carry의 역할을 이해하고 carry 처리 방법에 따른 여러 가지 덧셈기 구조들을 익히며, VHDL의 코딩.. -
[디지털시스템] VHDL을 이용하여 ALU[Arithmetic logic unit]을 설계
1. Background - 산술논리 연산장치 ALU는 중앙처리장치의 일부로서 컴퓨터 명령어 내에 있는 연산자들에 대해 연산과 논리동작을 담당한다. 일반적으로 ALU는 입력된 연산자와, 현재 더해지고 있는 연산자, 누산.. -
논리회로설계 - vhdl을 이용한 도어락(door lock) 설계
논리회로설계 - vhdl을 이용한 도어락(door lock) 설계 1. 도어락의 개요 도어락은 번호를 입력받아서 그 번호가 일치할 경우 문이 열리고 일정 횟수 이상을 틀릴 경우 알람이 작동한다. 2. 입력, 출력 및 상태..
