[디지털 회로설계] Moore , Mealy Type Finite State Machine
[디지털 회로설계] Moore , Mealy Type Finite State Machine
디지털 회로설계
1. 제목 : Moore / Mealy Type Finite State Machine
2. 개요 :
Moore Type과 Mealy type의 state diagram을 보고 각각의 state table과 D F/F을 이용한 회로도를 작성한 후 두 가지 모두에 대하여 각각 VHDL code를 작성하여 시뮬레이션을 수행하여 미리 예상한 결과와 비교하여 본다. 이를 통해 Moore type과 meanly type의 이해도를 높이고 그 동작을 비교하여 파악한다. D F/F의 응용회로 설계 능력을 키운다.
3. 이론
(1) sequential circuit
입력이 시간적으로 차례차례 가해질 경우, 어떤 정해진 입력계열에 대해 특정한 응답을 하는 전기회로를 가리킨다. 회로의 내부에 미리 와 있던 논리신호계열에 따른 기억상태가 있는데, 미리 정해진 순서로 도달했을 때에 처음으로 출력이 나타나도록 구성한다. 전화교환이나 텔렉스 등 오차를 적게 해야 하는 부호회로에 널리 사용된다
(2) Moore type
출력결과가 현재의 상태에만 영향을 받는 회로를 말한다.
(3) Mealy type
출력결과가 현재의 상태에도 영향을 받고, 입력 값에도 영향을 받는 회로를 말한다.
4. 설계과정
(1) Moore type
-State table
Present state
Next state
Output
z
w=0
w=1
ABA0BAC1CDC0DCA1
- State assigned map
Present state
Next state
Output
z
w=0
w=1
y2y1
Y2Y1
Y2Y1
A
00
01
00
0B
01
00
10
1C
10
11
10
0D
11
10
00
1
- Y1의 카르노맵
w y2y1
00
01
11
10
01
....
1. 제목 : Moore / Mealy Type Finite State Machine
2. 개요 :
Moore Type과 Mealy type의 state diagram을 보고 각각의 state table과 D F/F을 이용한 회로도를 작성한 후 두 가지 모두에 대하여 각각 VHDL code를 작성하여 시뮬레이션을 수행하여 미리 예상한 결과와 비교하여 본다. 이를 통해 Moore type과 meanly type의 이해도를 높이고 그 동작을 비교하여 파악한다. D F/F의 응용회로 설계 능력을 키운다.
3. 이론
(1) sequential circuit
입력이 시간적으로 차례차례 가해질 경우, 어떤 정해진 입력계열에 대해 특정한 응답을 하는 전기회로를 가리킨다. 회로의 내부에 미리 와 있던 논리신호계열에 따른 기억상태가 있는데, 미리 정해진 순서로 도달했을 때에 처음으로 출력이 나타나도록 구성한다. 전화교환이나 텔렉스 등 오차를 적게 해야 하는 부호회로에 널리 사용된다
(2) Moore type
출력결과가 현재의 상태에만 영향을 받는 회로를 말한다.
(3) Mealy type
출력결과가 현재의 상태에도 영향을 받고, 입력 값에도 영향을 받는 회로를 말한다.
4. 설계과정
(1) Moore type
-State table
Present state
Next state
Output
z
w=0
w=1
ABA0BAC1CDC0DCA1
- State assigned map
Present state
Next state
Output
z
w=0
w=1
y2y1
Y2Y1
Y2Y1
A
00
01
00
0B
01
00
10
1C
10
11
10
0D
11
10
00
1
- Y1의 카르노맵
w y2y1
00
01
11
10
01
....
-
컴퓨터 응용 시스템 설계 실험 보고서 - verilog을 이용한 자판기 설계
Vending Machine Design Ⅰ. 서 론 Not gate와 Nand gate 및 D-Flipflop을 사용하여 Vending Machine을 설계해보고 몇몇개의 옵션사항을 추가적으로 설계해본다. Ⅱ. 본 론 1. (LAB 3-1) Coffee Sprite Vending Ma.. -
고급디지털 회로설계 - 111 DETECTOR 설계
고급디지털 회로설계 - 111 DETECTOR 설계 1. 설계 내용 VHDL을 이용하여 연속적인 111을 detect하여 111의 개수를 count 한다. 또한, 111이 15번 count되면 동작을 멈추어야 하며, S=1이 입력되었을 경우에는 처.. -
디지털회로 설계언어 프로젝트 - 자판기 코딩에 대해서
디지털회로설계 및 언어 결과보고서 Vending Machine 목차 1 연구배경 1.1 자판기 사전적 의미...3 1.2 자판기 종류별 구조적 설명...4 2 설계목표 2.1 자판기 설계 목표...4 2.2 자판기 설계 조건...5 3 설.. -
[디지털논리회로] TTL[Transistor Transistor Logic]에 대해서
TTL(Transistor Transistor Logic) 디지털논리회로 TTL(Transistor-Transistor logic)소자는 디지털회로에서 사용되는 각종 논리용 소자 중에서, 입력을 트랜지스터로 받아들이고, 출력 또한 트랜지스터인 소자를 .. -
기초부터 배우는 디지털 회로설계
디지털 회로설계에 대한 간략한 설명이 되어 있음. 디지털 회로설계에 대한 간략한 설명이 되어 있음. pdf 파일로 되었있습니다. 아무조록 만은 도움이 되기를... 개인용도 이외에는 사용하지 마십시오. -
[디지털 설계] 디지털 IC회로 설계
디지털 IC회로 설계 제 4장 클록을 만드는 회로 4.1 CR의 딜레이 발진회로 CR발진회로(74LS04) (3) C-MOS 2단의 발진 회로(TC74HC04) (4) C-MOS 3단의 발진 회로 (5) 발진회로를 제어하는 방법 (7) 시미트 트.. -
[산업디자인] 슈퍼 그래픽 디자인
슈퍼 그래픽 디자인 Ⅰ. 슈퍼 그래픽 디자인의 개념 슈퍼 그래픽(super graphic)이라는 용어는 1966년 미국의 건축가 무어(C. W. Moor)가 설계한 씨 렌취(Sea Ranch)라고 하는 주말 주택의 내부에 색채와 패턴을 .. -
황의 법칙
Hwang s Law 1. 황의 법칙 ‘황의 법칙’이란 반도체 메모리의 용량이 1년마다 2배씩 증가한다는 이론으로 삼성전자의 황창규 사장이 메모리 신성장론 을 발표하여 그의 성을 따서 황의 법칙 이라고 한다. 1960년.. -
[디지털 회로 설계] 4-Bit D Flip Flop 설계
디지털 회로설계 1. 제목 : 4-Bit D Flip Flop 설계 2. 개요 : 1) 목적 : 1 bit flip flop을 통해 4 bit flip flop을 VHDL과 logic gate로 설계한다. 이 과정에서 VHDL의 process의 사용법을 익히고, logic gat.. -
[전기전자회로실험] 디지털 논리 관련 설계자료
설계 목표 ① 숫자표시기를 이용하여 5입력을 3으로 나눈 몫과 나머지를 표현한다. ② NAND게이트와 INVERTER, 7447디코더를 이용하여 최대한 간단한 회로를 구성한다. ③ PSPICE를 이용해 출력을 예상해 본다. ④..
