verilog 시계[디지털 논리 회로]리포트 > 공학/기술 15페이지 
모듈 및 시뮬레이션
1. 기본 시계 제작 (0.1초~1분단위, 스탑워치)
[전체 시간모듈이지만 1분까지만 코딩하였습니다.]
㉮기본 시간 모듈
timescale 100ns/1ns
module timer_go
(c1k,reset,comma_a,sec_b,sec_..
리포트 > 공학/기술 3페이지 
1. 목적
지금까지 배운 Verilog에 대한 지식을 활용하여 여러 가지 순차회로를 설계함
2. 기초지식
- 여러 가지 순차회로에 대한 동작 이해
레지스터
레지스터는 n-bit 데이터를 저장하는 기억소자이다. 클럭에 동..
지식경영,마케팅전략사례,마케팅,브랜드,브랜드마케팅,기업,서비스마케팅,글로벌,경영,시장,사례,swot,stp,4p리포트 > 경영/경제 27페이지 
K’s Ferrari
ReSET
지식경영
Contents
Contents
환경분석
전체 음료시장 매출액 추이
숙취해소제 시장 점유율
대표 숙취해소제 분석
ITEM 선정
숙취해소제 시장 성장률
단위:
억 원
2006~2009 연평균 시장성장..
리포트 > 공학/기술 3페이지
디지털 시스템 설계 및 실험 결과보고서
실험제목
Counter
실험목표
1. JK 플립플롭 제작
2. 4bit Ripple Counter 제작
실험결과
1. JK 플립플롭 제작
코딩module jk(J,K,C,Q,Q_);
input J,K,C;
output Q,Q_;
wir..
리포트 > 공학/기술 10페이지
시퀀스 기본 동작 제어회로- 자기 유지 회로
자기유지 회로란 입력신호가 순간적으로 주어졌을 때, 또는 릴레이가 부동작 상태에서 동작 상태로 바뀌었을 때, 이를 기억하여 릴레이 동작을 계속하는 회로를 말하며..
리포트 > 공학/기술 22페이지
1
디지털공학
2
제 10 장 플립플롭
이 장에서는 디지털 상태(1, 0)로 latch가 되는데 인터 저장회로를 취급하게 된다. 이 새로운 형태의 디지털 회로는 순차회로(Sequential circiut)라고 부른다.
가장 간단한 저..
[보스반도체-면접] SoC RTL Design Engineer 2025면접족보, 1분 자기소개, 압박질문답변, 면접기출서식 > 자기소개서 6페이지 
이미 검증팀이 있는데, RTL 디자이너가 왜 검증까지 신경 써야 하죠
저는 RTL을 코딩이 아니라 설계로 봅니다.
협업 가능한 RTL 작성입니다.
RTL은 결국 비용의 균형입니다.
답변 : 예방이 핵심입니다.
답변 : 기..
리포트 > 공학/기술 9페이지 
디지털 시계 최종 보고서
목차
1. 연구 소개
2. 개발 내용
3. 개발 일정
4. 세부 동작
5. 문제점 및 발전 방향
첨부 : Source 파일
1. 연구 소개
- 디지털 논리 회로를 이용하여 디지털 시계를 구현
2...
리포트 > 공학/기술 3페이지
디지털 시스템 설계 및 실험 결과보고서
실험제목
Latch, Flip-Flop, Shift Register
실험목표
1. SR NOR latch
2. Gated D latch(based on an SR NOR latch)
3. (Masterslave pulse-triggered) D flip-flop (wit..
서식 > 자기소개서 8페이지
RTL 설계와 검증의 차이를 어떻게 이해하고 있습니까
답변 : 첫째, 스펙 기반 설계 역량을 갖추겠습니다.
답변 : RTL 설계는 기능을 정의하는 일이고, 검증은 그 기능이 모든 조건에서 유지됨을 증명하는 일입니다..
리포트 > 자연과학 4페이지
TOC 측정
1. 실험 목적
TOC analyzer는 수중에 함유된 유기물의 농도를 측정하는 기기로 작동 원리는 TC(total carbon)과 IC(inorganic carbon)의 차이를 TOC로 측정한다. Shimadzu TOC-5000A로 측정할 수 있는..
리포트 > 공학/기술 15페이지
전자 주사위
목 차
1.설계 목표
2.전자 주사위 회로도
3.전자 주사위 패턴도
4. 동작원리
- 비안정 멀티 바이브레이터(AMV)
회로와 스위칭 회로
- 비안정 멀티 바이브레이터 회로도
- IC 74LS92 카운터
- L..
리포트 > 공학/기술 47페이지 
최종 프로젝트
Digital Clock 설계
[목 차]
1. 시계 블록도(1page)
2. VHDL 소스 설명(2~42page)
① easy_clock.vhd
② clock.vhd
③ stopwatch.vhd
④ setclock.vhd
⑤ setalarm.vhd
⑥ alarm_dot.vhd
⑥ seven..
리포트 > 공학/기술 28페이지
555 타이머를 이용한
10진 업 카운터 설계
555 타이머
BCD-to-7세그먼트 디코더
7-세그먼트
업 카운터
클럭
BCD 코드
7-세그먼트 각각에 대응
555 타이머란
비안정 멀티바이브레이터를 형성할 수있는 IC소자
단..
리포트 > 자연과학 5페이지 
실험 결과 보고서
․ 실험 목적
단진자의 주기와 길이, 주기와 질량, 주기와 각도와의 관계를 알아보고 중력가속도의 값을 측정한다.
․ 이론
그림과 같이 질량을 무시할 수 있는 길이 인 끈에 질량 인 추가 ..
