5. 문제점 및 발전 방향
1) 문제점
- 시간셋팅 할시 Dip 스위치의 셋팅에 따른 불편함
- Clock 과 동기화된 시간 셋팅 방법에 의해 시간 셋팅이 조금 불편함
2) 발전방향
- 한꺼번에 코딩하는 것 보다 Component를 이용하는 것이 모드 확장에 효과적
- 여러 가지 모드 추가(알람, StopWatch 등)
6. 제작효과
- FPGA에 대한 이해
- Quatus프로그램에 이해
- 디지털 시계의 논리 회로를 이해 할수 있다.
- 시계를 실용적으로 이용할 수 있다.
[디지털 시스템] 디지털 시계 제작 + 목 차 +
◉ 목 표
◉ 개 요
◉ 주차 별 설계 진행 과정
◉ 오류 검토
◉ 조별 활동 및 임무 분담
◉ Data sheets
◉ 기타 공구 및 사용
◉ 최종 회로도 및 Multisim 실험 결과
◉ 최종 결과물의 동작에 대한 개..
디지털 회로 - 자판기 설계 과제 최종보고서
과제명
D. 100 원짜리와 500 원짜리 동전만 받아 1500 원짜리 물건을 출력하고 거스름돈을 지불해야 될 경우에는 이를 지불하는 자판기를 설계하라.
팀번호
지도교수
참여연구원
(모든 팀원)..
전자공학 - 디지털시계 설계 및 제작 1. 목적 및 동기
각종 소자를 이용하여 디지털 시계를 만들며 이번 학기동안 배워왔던 소자들의 특성과 디지털 시스템 관련 이론을 적용시켜보고 회로구성의 용이성과 범용성 등의 장점과 외부환경에 따라 민감하..
디지털 시스템 설계 및 실험 - 4bit Adder Subtractor 디지털 시스템 설계 및 실험 결과보고서
실험제목
①4bit Adder Subtractor
실험목표
①Half adder 와 Full-adder를 구성한다.
②Half adder 와 Full-adder를 이용하여 4bit Adder Subtractor를 코딩한다.
실험결과
..
[디지털 시스템 설계 및 실험] 4bit ripple counter 디지털 시스템 설계 및 실험 결과보고서
실험제목
Counter
실험목표
1. JK 플립플롭 제작
2. 4bit Ripple Counter 제작
실험결과
1. JK 플립플롭 제작
코딩module jk(J,K,C,Q,Q_);
input J,K,C;
output Q,Q_;
wir..
디지털 시스템 설계 및 실험 - Decorder, Encoder, Multiplexer 디지털 시스템 설계 및 실험 결과보고서
실험제목
Decorder, Encoder, Multiplexer
실험목표
Decoder : 2-to-4 line decoder 구현
2-to-4 line decoder를 이용하여 3-to-8 구현
3-to-8 2개 이용하여 4-to-16 구..
System On Chip 설계 및 응용 - 시계 + 스탑워치 + 시간설정 + 알람설정 구현 최종 프로젝트
Digital Clock 설계
[목 차]
1. 시계 블록도(1page)
2. VHDL 소스 설명(2~42page)
① easy_clock.vhd
② clock.vhd
③ stopwatch.vhd
④ setclock.vhd
⑤ setalarm.vhd
⑥ alarm_dot.vhd
⑥ seven..
디지털회로 설계언어 프로젝트 - 자판기 코딩에 대해서 디지털회로설계 및 언어 결과보고서
Vending Machine
목차
1 연구배경
1.1 자판기 사전적 의미...3
1.2 자판기 종류별 구조적 설명...4
2 설계목표
2.1 자판기 설계 목표...4 2.2 자판기 설계 조건...5
3 설..
[디지털 시스템 설계 및 실험] Latch, Flip-Flop, Shift Register 디지털 시스템 설계 및 실험 결과보고서
실험제목
Latch, Flip-Flop, Shift Register
실험목표
1. SR NOR latch
2. Gated D latch(based on an SR NOR latch)
3. (Masterslave pulse-triggered) D flip-flop (wit..