1. 목적 및 동기
각종 소자를 이용하여 디지털 시계를 만들며 이번 학기동안 배워왔던 소자들의 특성과 디지털 시스템 관련 이론을 적용시켜보고 회로구성의 용이성과 범용성 등의 장점과 외부환경에 따라 민감하게 작동하는 전자기기에 대해서 경험해 볼 수 있다.
2. 수행내용
1) 클럭 발생
- NE555와 2.2uF, 470kΩ, 270kΩ을 이용하여 1Hz의 클럭 발생
2) 초 기능
- 7490의 출력을 받아 Counting.
- 6진 카운트와 10진 카운트를 합하여 60진 카운트를 형성.
3) 분 기능
- 앞에서의 초의 출력을 받아서 counting 됨.
- 10진, 6진 두 개를 합하여 60진 카운트를 형성.
4) 시 기능
- 24시간으로 함.
- 0~23시 까지 올라가며 23시가 되는 순간 7490왼쪽의 9번, 8 번 단자와 오른쪽 7490의 12번 단자가 두개의 7490 ic의 리셋과 연결이 되어 7490 두개의 상태는 00 이 됨. 7490의 모든 신호가 00 일 때는 병렬
5) 요일 기능
- 7490을 이용하여 0~6까지의 숫자로 7445와 저항을 이용한 LED가 아닌 7-세그먼트로 표시하였다.
6) 시간 맞춤 기능
....
전기전자 - 디지털 시계 제작 디지털 시계
개요
프로젝트개요
회로도
부품/준비물
디지털시계제작
고찰
프로젝트 개요
부품/ 준비물
브래드보드판 1개
GAL16V8D 14개
7-Segment 7개
니퍼, 리드선
전원공급기, 신호발생기
[ 부품 / 장치설명..
[디지털 시스템] 디지털 시계 제작 + 목 차 +
◉ 목 표
◉ 개 요
◉ 주차 별 설계 진행 과정
◉ 오류 검토
◉ 조별 활동 및 임무 분담
◉ Data sheets
◉ 기타 공구 및 사용
◉ 최종 회로도 및 Multisim 실험 결과
◉ 최종 결과물의 동작에 대한 개..
[디지털 시스템 설계] 디지털 시계 최종 보고서 디지털 시계 최종 보고서
목차
1. 연구 소개
2. 개발 내용
3. 개발 일정
4. 세부 동작
5. 문제점 및 발전 방향
첨부 : Source 파일
1. 연구 소개
- 디지털 논리 회로를 이용하여 디지털 시계를 구현
2...
SK하이닉스 양산기술 합격 자기소개서 (3) 상시 유지되어야 하는 통신상황에서 신속한 문제 해결이 필수적이었습니다.
빠른 문제 해결을 위해서 끊임없이 배워야 한다고 판단하였습니다.
그 과정에서 반도체 공정지식과 공학적인 문제 해결력이 요구됩니다...
디지털 전자 시계 디지털 전자 시계(시계, Stop watch, 요일)
-구성 설명 및 제작기
목 차
디지털 시계 개요
블록 다이어그램
요점 부분 설명
추가 기능/보완 점
완성 사진
1. 디지털 시계 개요
일정한 Clock
발생된 Clock을 나눔
..
[정밀기계공학] 마이크로프로세서를 이용한 디지털 온도계 제작 [ 목 차 ]
Ⅰ 실험 과제 --- p.2
ⅰ) 실험 목표
ⅰ) 학습 목표
Ⅱ 선행 과정 --- p.2
ⅰ) 메카트로닉스1(라인트레이서 제작)
ⅰ) 메카트로닉스2(Counter 제작)
Ⅲ 하드웨어 및 소프트웨어 구성 --- p.2,3
ⅰ) 하드웨..
verilog 시계[디지털 논리 회로] 모듈 및 시뮬레이션
1. 기본 시계 제작 (0.1초~1분단위, 스탑워치)
[전체 시간모듈이지만 1분까지만 코딩하였습니다.]
㉮기본 시간 모듈
timescale 100ns/1ns
module timer_go
(c1k,reset,comma_a,sec_b,sec_..
디스플레이의 종류에 대한 조사 CRT(브라운관)
▶발전과정 :
1897년 Karl Ferdinand Braun가 현대의 음극선관 CRT 발명
1925년 John Logie Baird가 최초의 음극선관 TV 개발
1938년 Philio Farnsworth가 CRT TV Set개발 (14인치 CRT TV출시)
1939..
디스플레이 작동원리 보고서 CRT(브라운관)
▶발전과정 :
1897년 Karl Ferdinand Braun가 현대의 음극선관 CRT 발명
1925년 John Logie Baird가 최초의 음극선관 TV 개발
1938년 Philio Farnsworth가 CRT TV Set개발 (14인치 CRT TV출시)
1939..
디지털 공학 - 4bit 제곱기 설계 디지털 공학
-4비트 제곱기 설계
1) 블록도
2) 진리치표
입력
출력
ABCD수
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
값0001100011001020001004001130000100190100400010000
16
010150001100
·1
25
0110600100100
36
0111700110..