[컴퓨터공학] 논리회로 CSA (Carry Select Adder) Design and Simulation
[컴퓨터공학] 논리회로 CSA (Carry Select Adder) Design and Simulation
CSA (Carry Select Adder) Design and Simulation
Contents 2
1. Carry-Save Number Representation 3
2. An Outline of Adder 3
2.1 Ripple Carry Adder 3
2.2 CLA (Carry Look Ahead Adder) 4
2.3 CSA (Carry Select Adder) 5
3. An Outline of CSA 6
4. A Specific Logic Design 7
4.1 Full Adder of 1 bit 7
4.2 Ripple Carry Adder of 4-bits 7
4.3 Multiplexer 8
4.4 Put Together and Merge 8
5. A Design and Simulation of CSA with MAX+plus II 8
5.1 Full Adder of 1 bit 8
5.2 Ripple Carry Adder of 4-bits 9
5.3 Multiplexer 9
5.4 Simulation of CSA (Carry Select Adder) 10
6. An Analysis of CSA using MAX+plus II 11
6.1 Simulation with Wavefirn Editor 11
6.2 Timing Analyzer, Delay Matrix 13
7. VHDL with Xilinx ISE 6 Project Navigator 14
Appendix 16
1. A Figure of *.Gdf file with MAX+plus II 16
....
Contents 2
1. Carry-Save Number Representation 3
2. An Outline of Adder 3
2.1 Ripple Carry Adder 3
2.2 CLA (Carry Look Ahead Adder) 4
2.3 CSA (Carry Select Adder) 5
3. An Outline of CSA 6
4. A Specific Logic Design 7
4.1 Full Adder of 1 bit 7
4.2 Ripple Carry Adder of 4-bits 7
4.3 Multiplexer 8
4.4 Put Together and Merge 8
5. A Design and Simulation of CSA with MAX+plus II 8
5.1 Full Adder of 1 bit 8
5.2 Ripple Carry Adder of 4-bits 9
5.3 Multiplexer 9
5.4 Simulation of CSA (Carry Select Adder) 10
6. An Analysis of CSA using MAX+plus II 11
6.1 Simulation with Wavefirn Editor 11
6.2 Timing Analyzer, Delay Matrix 13
7. VHDL with Xilinx ISE 6 Project Navigator 14
Appendix 16
1. A Figure of *.Gdf file with MAX+plus II 16
....
-
디지털 회로설계 - 고속 동작 덧셈기 설계
1. 제목 : 고속 동작 덧셈기 설계 2. 목적 VHDL을 이용한 고속 동작 덧셈기의 설계를 통해 덧셈 과정에 있어서 carry의 역할을 이해하고 carry 처리 방법에 따른 여러 가지 덧셈기 구조들을 익히며, VHDL의 코딩.. -
기계자동차공학 실험 - AND, OR, NOT 게이트를 통한 논리회로 설계, 7-세이그먼트 켜기
■ 실 험 - AND, OR, NOT 게이트를 통한 논리회로 설계 - 7-segment 켜기 ■ 목 표 1.AND,OR,NOT 게이트의 기호와 동작특성을 이해한다. 2.실험을 통해 AND,OR,NOT 게이트의 진리표(Truth Table)를 이해한다. .. -
[디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Adder 설계
디지털 회로설계 1. 제목 : 1-Bit Full Adder를 통한 4-Bit Full Adder 설계 2. 개요 : 1) 목적 : 1-bit full adder를 통한 4-bit full adder를 설계하여 adder에 대한 이해도를 높인다. N-bit adder로 확장하.. -
기계자동차공학 실험 - AND, OR, NOT 게이트를 통한 논리회로 설계
AND, OR, NOT 게이트를 통한 논리회로 설계 Ⅰ. 목 표 AND, OR, NOT 게이트의 기호와 동작특성을 이해고, 실험을 통해 AND, OR, NOT 게이트의 진리표(Truth Table)를 이해하며, 논리소자들의 작동법을 익힌다. .. -
[디지털 회로설계] 4-Bit D Flip Flop 설계
디지털 회로설계 1. 제목 : 4-Bit D Flip Flop 설계 2. 개요 : 1) 목적 : 1 bit flip flop을 통해 4 bit flip flop을 VHDL과 logic gate로 설계한다. 이 과정에서 VHDL의 process의 사용법을 익히고, logic gate.. -
논리회로 실험 - 기초 논리 게이트[basic logic gate]와 부울방정식과 드모르간 법칙
실험. Basic Gates I. 목적 - 기본적인 logic gates(AND, OR, NOT, NAND, NOR, XOR)에 대하여 알아보고 이러한 gate들로 구성된 logic 회로에서의 Boolean equation과 De Morgan의 이론에 대하여 알아본다. II. .. -
전자공학 실험 - 논리 게이트의 특성 및 연산회로
논리 게이트의 특성 및 연산회로 1. 실험 목적 - 논리게이트는 디지털 회로를 구성하는 기본단위이다. 논리게이트(TTL74LS04)입출력의 전기적 특성을 실험을 통해 알아보고, 논리식을 조합논리회로로 구현하고 .. -
영문 자기소개서
Broad range technical and managerial Jxxx933 Fxxxa000, California 000Telephone: (000) 000 PROFESSIONAL PROFILE A versatile and experienced scientific software and computer systems specialist, p.. -
기초회로실험(예비+결과) - 부울대수의 정리
부울대수의 정리 예비 보고서 1. 실험 목적 (1) 부울대수(Boolen algebra)의 기본적인 공리와 정리를 이해하고 증명한다. (2) 부울대수식을 이용한 논리회로의 간략화 및 논리식 표현을 익힌다. (3) 다양한 논리.. -
디지털 공학 BCD adder Encoder
-목차- chapter1 Contents···003 chapter2 Logic gate···005 chapter3 Simulation···006 chapter4 Picture···006 chapter5 Etc···006 1. Contents 1) BCD Adder Binary Sum BCD Sum Decimal 000100..
