[디지털 공학] 15 D 래치 및 D 플립-플롭 예비, 결과보고서
[디지털 공학] 15 D 래치 및 D 플립-플롭 예비, 결과보고서
15 D 래치 및 D 플립-플롭
■ 실험목표
이 실험에서는 다음 사항들에 대한 능력을 습득한다.
●래치로 SPDT 스위치의 되튐에 의한 영향을 제거하는 방법에 대한 입증
●NAND 게이트와 인버터를 이용한 게이트를 D 래치 구성 및 시험
●D 플립-플롭의 테스트 및 래치와 플립-플롭의 몇 가지 응용회로 조사
■사용부품
7486 quad XOR 게이트
7400 quad NAND 게이트
7404 hex 인버터
7474 dual D 플립-플롭
적색 LED
녹색 LED
저항 : 330Ω 2개, 1.0KΩ 2개
관련이론
이제까지 본 바와 같이 조합 논리회로는 출력이 순전히 입력에 의해서만 결정되는 회로이다. 순차 논리회로는 이전의 상태들에 관한 정보를 가지고 있다. 즉 차이는 순차회로를 메모리를 포함하고 있고 조합회로는 그렇지 않다는 점이다.
기본 메모리 단위는 래치(latch)이며, 래치는 어떤 데이터를 잡아들이고 저장하기 위해 피드백(feedback)을 사용한다. 래치는 두 개의 인버터, 두 개의 NAND 게이트 또는 두 개의 NOR 게이트로 구성될 수 있다. 이전의 상태를 기억하는 능력은 부울 대수로 쉽게 입증할 수 있다. 예를 들어 그림 15-1은 NAND 게이트로 만든 S-R 래치를 보여주고 있다, 이 회로는 스위치의 되튐에 의한 영향을 제거하는데 널리 사용되며 4개의 래치가 들어있는 IC(74LS279)로 공급되고 있다.
기본 래치의 간단한 변형으로는 그림 15-2에 보인 것과 같이 조종 게이트들과 인버터의 추가를 들 수 있다. 이 회로는 게이티드(gated) D(data 약자) 래치라 불린다. Enable 입력은 Enable이 참일 때 D 입력의 데이터가 출력으로 옮겨지는 것을 허용한다. Enable이 참이 아닐 때에는 마지막 상태 (Q와 Q)가 래치된다. 이 회로는 IC 형태(7475A quad D 래치)로 공급되고 있다. 이 IC에는 4개의 래치가 들어있으나 Enable 신호는 2개만 있어 공유된다.
....
■ 실험목표
이 실험에서는 다음 사항들에 대한 능력을 습득한다.
●래치로 SPDT 스위치의 되튐에 의한 영향을 제거하는 방법에 대한 입증
●NAND 게이트와 인버터를 이용한 게이트를 D 래치 구성 및 시험
●D 플립-플롭의 테스트 및 래치와 플립-플롭의 몇 가지 응용회로 조사
■사용부품
7486 quad XOR 게이트
7400 quad NAND 게이트
7404 hex 인버터
7474 dual D 플립-플롭
적색 LED
녹색 LED
저항 : 330Ω 2개, 1.0KΩ 2개
관련이론
이제까지 본 바와 같이 조합 논리회로는 출력이 순전히 입력에 의해서만 결정되는 회로이다. 순차 논리회로는 이전의 상태들에 관한 정보를 가지고 있다. 즉 차이는 순차회로를 메모리를 포함하고 있고 조합회로는 그렇지 않다는 점이다.
기본 메모리 단위는 래치(latch)이며, 래치는 어떤 데이터를 잡아들이고 저장하기 위해 피드백(feedback)을 사용한다. 래치는 두 개의 인버터, 두 개의 NAND 게이트 또는 두 개의 NOR 게이트로 구성될 수 있다. 이전의 상태를 기억하는 능력은 부울 대수로 쉽게 입증할 수 있다. 예를 들어 그림 15-1은 NAND 게이트로 만든 S-R 래치를 보여주고 있다, 이 회로는 스위치의 되튐에 의한 영향을 제거하는데 널리 사용되며 4개의 래치가 들어있는 IC(74LS279)로 공급되고 있다.
기본 래치의 간단한 변형으로는 그림 15-2에 보인 것과 같이 조종 게이트들과 인버터의 추가를 들 수 있다. 이 회로는 게이티드(gated) D(data 약자) 래치라 불린다. Enable 입력은 Enable이 참일 때 D 입력의 데이터가 출력으로 옮겨지는 것을 허용한다. Enable이 참이 아닐 때에는 마지막 상태 (Q와 Q)가 래치된다. 이 회로는 IC 형태(7475A quad D 래치)로 공급되고 있다. 이 IC에는 4개의 래치가 들어있으나 Enable 신호는 2개만 있어 공유된다.
....
-
논리회로 - 플립플롭
플 립 플 롭 플립플롭과 래치는 두개의 안정된 상태 중 하나를 가지는 1비트 기억소자 플립-플롭 클럭신호가 Rising 할 때만 출력값이 변함. Edge-triggered 방식으로 동작 래치 Enable 제어신호가 ‘1’인 동안에.. -
디지털 공학-플립플롭ppt
1 디지털공학 2 제 10 장 플립플롭 이 장에서는 디지털 상태(1, 0)로 latch가 되는데 인터 저장회로를 취급하게 된다. 이 새로운 형태의 디지털 회로는 순차회로(Sequential circiut)라고 부른다. 가장 간단한 저.. -
무선설비산업기사 과년도 필기기출문제(2000년10월1일)
2000년 10월 1일 필기 기출문제 제6회 국가기술검정시험 무선설비산업기사 (시행 : 2000년 10월 1일) 제 1과목 : 디지털 전자회로 1. 입력 진폭 변조파의 전압의 크기에 따라 직선검파 또는 자승검파를 옳게.. -
[디지털공학] 예비보고서 - 플립플롭
1.실험 제목 플립플롭 2.실험 목적 순서논리회로의 기반이 되는 플립플롭을 RS, D, T, JK , 주종플립플롭 등을 대상으로 하여 동작 원리를 살펴보고 전반적인 이해를 도모하도록 한다. 3.관련 이론 (1)RS 플.. -
전자공학 실험 - 래치와 플립플롭
래치와 플립플롭 1. 실험 목적 - SR 래치와 D 래치에 대한 논리회로를 이해하고, 각 래치에서 출력을 예측할 수 없는 경우를 분석한다. 주종 JK 플립플롭과 에지트리거 JK 플립플롭의 구조와 동작원리를 이해한다.. -
공학기초실험 예비레포트
공학기초실험 예비보고서 (열전도 장치 및 실험방법) 제출일자 : 2008년 10월 5일 수(5-9) 303분반 소속(조) : 6조 A - STC-300장치 .... -
플립플롭과 래치
여러가지 플립플롭과 래채의 동작 및 운용에 대한 실험을 보여주는 보고서이다. 실험을 한 것에 대한 설명과 그 결과가 나타나있고, 결과에 대한 고찰로 분석 등이 있다. 1.저작 : 김기연 2.직접 작성 3.출처는 .. -
유전율 측정을 통한 목조 문화재 훼손정도 파악
유전율 측정을 통한 목조 문화재 훼손정도 파악 목조문화재 훼손의 주원인 각종 비파괴 검사법 방사선 투과검사법 초음파탐상 검사법 자분탐상 검사법 침투탐상법 각종 비파괴 검사법 작업환경이 매우 안전하다. .. -
최신 디지털 공학 - 사거리 신호등 시스템
Subject : 기초전자회로 및 실험 Theme : Arithmetic Logic Units (ALUs) 사거리 신호등 시스템 0. 개요 (프로젝트의 목적 및 필요성) 거리에 신호등이 없다면 엄청난 도로의 혼잡과 많은 사고들이 일어날 것이.. -
The Emerging Digital Economy
“The Emerging Digital Economy (“浮上하는 디지털 經濟”) - 美 商務部 情報技術 經濟 報告書 - 1998.4.15 要 約 情報通信部 情報通信政策室 1998.4.30 ※ 본 자료는 미국 상무성이 발표한 “부상하는 디지..
