논리회로 설계 및 실험 - 가산기와 감산기
논리회로 설계 및 실험 - 가산기와 감산기
논리회로 설계 및 실험 - 가산기와 감산기
[각 사진마다 LED는 ☆로, 스위치는 ↑로 표시해 놓았습니다.]
⓵ 7486 IC, 7408 IC 으로 구현한 가산기 회로
반가산기는 2개의 2진 입력과 2개의 2진 출력이 필요하다. 두 개의 2진입력이 되면 출력변수로 합(S)과 캐리(S)를 만든다.
예측 : A와 B입력 0과 0, 1과 1은 S는 0이 출력된다. 나머지는 모두 1이 출력된다. C는 1과 1을 입력한 것만 1이 출력되고 나머지는 모두 0이 출력된다.
결과 : 예측의 결과와 같게 나왔다.
부울대식 : A *B+A*B = S, A*B = C
[완성사진] 00 01
10 11. [진리표]
캐리란 ! 반올림이 되는 수를 말한다. 즉 2진수 가산에서 1+1을 했을 때 캐리는 1이되고 합은 0이 된다.
⓶ 7486 IC, 7408 IC, 7404 IC 칩을 사용해서 구현한 반감산기 회로
2진수의 감산은 보수에 의해 구할 수 있다. Y에 대한 2의 보수를 취한 후 A에 더하여 얻는다.
예측 : A와 B 입력 0과 0, 1과 1을 입력하면 D와 B 는 모두 0이 출력된다. 0과 1은 D는 1, B 는 1이 출력되고, 1과 0은 D는 1, B 는 0이 출력된다.
결과 : 예측결과와 같게 나온다.
부울대식 : A *B＋A*B = D, A *B = B
[완성사진] 00 01
10 11 [진리표]
⓷ 7486 IC, 7432 IC, 7408 IC을 사용해서 구현한 전가산기 회로
전가산기는 두 개의 반가산기와 OR게이트로 구현되었다.
....
[각 사진마다 LED는 ☆로, 스위치는 ↑로 표시해 놓았습니다.]
⓵ 7486 IC, 7408 IC 으로 구현한 가산기 회로
반가산기는 2개의 2진 입력과 2개의 2진 출력이 필요하다. 두 개의 2진입력이 되면 출력변수로 합(S)과 캐리(S)를 만든다.
예측 : A와 B입력 0과 0, 1과 1은 S는 0이 출력된다. 나머지는 모두 1이 출력된다. C는 1과 1을 입력한 것만 1이 출력되고 나머지는 모두 0이 출력된다.
결과 : 예측의 결과와 같게 나왔다.
부울대식 : A *B+A*B = S, A*B = C
[완성사진] 00 01
10 11. [진리표]
캐리란 ! 반올림이 되는 수를 말한다. 즉 2진수 가산에서 1+1을 했을 때 캐리는 1이되고 합은 0이 된다.
⓶ 7486 IC, 7408 IC, 7404 IC 칩을 사용해서 구현한 반감산기 회로
2진수의 감산은 보수에 의해 구할 수 있다. Y에 대한 2의 보수를 취한 후 A에 더하여 얻는다.
예측 : A와 B 입력 0과 0, 1과 1을 입력하면 D와 B 는 모두 0이 출력된다. 0과 1은 D는 1, B 는 1이 출력되고, 1과 0은 D는 1, B 는 0이 출력된다.
결과 : 예측결과와 같게 나온다.
부울대식 : A *B＋A*B = D, A *B = B
[완성사진] 00 01
10 11 [진리표]
⓷ 7486 IC, 7432 IC, 7408 IC을 사용해서 구현한 전가산기 회로
전가산기는 두 개의 반가산기와 OR게이트로 구현되었다.
....
-
디지털논리회로 실습 보고서 - 가산기와 감산기
논리회로 실습 보고서 - 가산기와 감산기 7486 IC와 7408 IC 핀 배치도를 참조하여 아래 회로를 구성한다. 7486과 7408의 7번 핀은 접지하며, 14번 핀은 +5V의 전압을 인가한다. 입력의 상태를 표와 같이 변화시.. -
가산기
1. Subject : 가 산 기(Adder) 2. Abstract 가산기 회로와 감산기 회로의 원리를 이해하고, 반가산기를 이용하여 전가산기 구현 및 병렬 가산기를 구성하며, 실험으로 그 동작을 확인한다. 3. Background 1) .. -
반가산기및전가산기
실험 5. 반가산기 및 전가산기 1. 목적 (1) 반가산기와 전가산기의 설계를 통해 조합논리회로의 설계방법을 공부한다. (2) 설계된 회로의 기능측정 2. 이론 다음과 같은 2진수 2개를 더하는 경우에 대해 고찰해 .. -
Exclusive-OR
Exclusive-OR와 응용 실험목적 Exclusive-OR 함수를 만드는 방법을 공부한다. 반가산기와 반감산기 이진비교기 패러티 검출 Exclusive-OR 정의 - 서로 다른 입력이 있을 때만 출력이 1이 되는 논리.. -
전가산기와 전감산기
2.목적: 전가산과 전감산의 산술연산을 실행하는 회로의 설계법에 대해 공부한다. -
논리회로 설계- 디코더, 인코더에 대해서
1. 개 요 ○ 가산기 설계를 통한 전반적인 Modelsim, Xilinx ISE 사용법 실습 ○ TEST bench, simulation 방법 이해 2. 문 제 (1) 3*8 Decoder -Behavioral modeling library ieee; use ieee.std_logic_1164.all;.. -
논리회로 설계 - 디코더 인코어 보고서
1. 개 요 ○ 가산기 설계를 통한 전반적인 Modelsim, Xilinx ISE 사용법 실습 ○ TEST bench, simulation 방법 이해 2. 문 제 (1) 3*8 Decoder -Behavioral modeling library ieee; use ieee.std_logic_1164.all;.. -
GATE 논리회로
GATE 논리회로 1. 논리회로(Logic Circuit) ― 2진 정보를 기반으로 AND, OR, NOT 등과 같은 논리 연산에 따라 동작을 수행하는 논리소자들을 사용하여 구성된 전자회로. 2. 논리회로의 분류 1) 조합논리회로(Co.. -
복잡한 회로 설계 - [VHDL] 4비트 가산기 설계
DESIGN REPORT 복잡한 회로 설계 - 4비트 가산기 - 과 목 : 학 과 : 학 번 : 이 름 : 제출일자: 1. 4bit Adder 소개 4비트 가산기는 4비트인 2개의 입력신호를 더하는 역할을 한다. 예를 들어 1011 + 11.. -
[논리회로실험] 멀티플렉서 디멀티플렉서
Unit 4. 멀티플렉서 디멀티플렉서 실험의 의의 Bread Board를 이용한 회로를 작성하는 것 과 기계를 만지는데 좀 더 익숙해질 수 있었다. Logic gate 의 멀티플렉서와 디멀티플렉서를 구성할 수 있다. 실험..
