반가산기및전가산기

1. 반가산기및전가산기.hwp
2. 반가산기및전가산기.pdf
반가산기및전가산기
실험 5. 반가산기 및 전가산기

1. 목적
(1) 반가산기와 전가산기의 설계를 통해 조합논리회로의 설계방법을 공부한다.
(2) 설계된 회로의 기능측정

2. 이론
다음과 같은 2진수 2개를 더하는 경우에 대해 고찰해 보자.

111

1011+111111010

………
자리올림수 (Carry)
………
피가수 (Augend)
………
가수 (Addend)
………
합 (Sum)

최하위 비트를 더할 때 자리올림수가 없기 때문에 2개의 진수를 더해서 결과로 합과 다음 자리수로의 자리올림수를 출력으로 내면 된다. 이러한 기능을 반가산기라 한다.
그러나 상위의 자리수를 더할 때는 피가수, 가수 및 아랫자리에서 올라온 자리올림수까지 3개의 2진수를 더해서 결과로 합과 자리올림수를 출력으로 내야 한다. 이러한 기능을 전가산기라 한다.
1) 반가산기 설계
입력 : A, B (피가수, 가수)
출력 : S (합), C (자리올림수)
기능 : A=B=0 이면 S=C=0
A, B중 하나만 1이면 S=1, C=0
A=B=1이면 S=0, C=1
(1) 입력과 출력 관계의 표현
표 5-1 반가산기의 진리표

입 력
출 력
ABSC0000011010101101

....
공학, 기술