전기전자 회로 실험 - 테브난의정리

1. 전기전자 회로 실험 - 테브난의정리.hwp
2. 전기전자 회로 실험 - 테브난의정리.pdf
전기전자 회로 실험 - 테브난의정리
1. 실험제목
가. 테브난의정리

2. 실험목적

가. 선형 저항성 회로망을 테브낭의 등가회로로 변환한다.
나. 여러 가지 부하저항의 효과를 비교함으로써 테브낭의 등가회로를 확인한다.
3. 관련이론

가. 테브낭정리 정의
복잡한 회로에서 어떤 한 부분의 전류나 전압값만 알고 싶을 경우가 있을 것이다. 그럴 때 테브냉의 정 리를 이용하면 모든 회로를 다 해석할 필요 없이 복잡한 부분은 단순한 등가 회로로 만들고 필요한 부분 의 값만 좀 더 쉽게 구할 수 있다. 예를 들어 RL소자에서의 전압이나 전류를 알고 싶으면 나머지 부분을 VTH와 RTH의 직렬연결로 대신하여 표현하고 이로부터 간단하게 구할 수가 있다. 결국은 VTH와 RTH를 구 하는 방법을 아는 것이 중요한데 VTH는 부하 저항이 제거된 상태, 즉 개방회로에서 본 전압이다. 이곳에 전압계를 연결하면 VTH를 측정할 수 있다. 그리고 RTH은 회로내의 전압원을 단락시키고 RL를 개방시켜서 이곳에서 바라본 저항값으로 구할 수 있다. 테브난의 정리를 이용하면 주어진 회로는 두 단자 A와 B 사 이에 나타나는 등가저항과 직렬로 연결된 등가 전압으로 구성되어질 수 있다.

나. 테브낭정리
회로소자들을 직렬 또는 병렬로 결합해서 등가회로를 만들 수 있다. 등가회로를 통해 회로망 내의 전류와 전압에 대한 해석을 쉽게 할 수 있다. 등가회로의 개념은 전자공학의 많은 문제를 해결하는 데 있어 기본 바탕이 되고 있다.

....